マスタ・スレーブ式フリップフロップとエッジトリガ式Dフリップフロップ

ほかの技術知識

ド・モルガンの法則から始まって、回路の基本動作について考えてきた本シリーズも今回でやっと最終回。年内に終わってよかった。


マスタ・スレーブ式フリップフロップとエッジトリガ式Dフリップフロップは、回路の構成は異なるが、両者ともに「C=0からC=1に変わる瞬間」のDの値がQに移るものである、ちなみに、Dラッチの場合は「C=1であるとき」のDの値がQに移る仕様だったので、混同しないようにしたい。

マスタ・スレーブ式フリップフロップ

Dラッチ2つと、インバータ1つで構成される。Cが繋がっているDラッチ(赤い網掛け部分)をマスタ(master)、C’が繋がっている同期式S-Rフリップフロップ(青い網掛け部分)をスレーブ(slave)と呼ぶ。

『ゼロから学ぶディジタル論理回路』の図を一部改変

C =0の場合

マスタの動作

※インバータが1つ挟まるので、マスタ部分に入力されるときのCの値は1である

  • D=0ならば(Q0,¬Q0)=(1,0)となり、これはセット状態に等しい。
  • D=1ならば(Q0,¬Q0)=(0,1)となり、これはリセット状態に等しい。
S-Rフリップフロップの説明記事より援用

スレーブの動作

CとC’の間にはインバータが2個あるので、スレーブに入る制御信号C’は、Cの否定の否定であり、つまりCと等しい。したがって、C=0であればC’=0であり、スレーブ全体としてみれば、出力が入力によって変化しない状態(ラッチがかかっている状態)である。

C=1の場合

マスタの動作

インバータを1つ介することによってマスタ部分の制御信号は「0」となり(=ラッチが掛かった状態)になる。

スレーブの動作
制御信号C’が1であり、スレーブ部分Qと¬Qが入力Q0と¬Q0に応じて変化する状態になる。

  • D=0ならば(Q0,¬Q0)=(1,0)となり、これはセット状態に等しい。
  • D=1ならば、(Q0,¬Q0)=(0,1)となり、これはリセット状態に等しい。

エッジトリガ式Dフリップフロップ

機能面では、マスタ・スレーブ式フリップフロップと同じだが、使用するNANDゲートを6個に抑えて、全体的に小型化したもの。通常は単に「Dフリップフロップ」と呼ばれるが「エッジ・トリガ式D-FF」と呼ばれることもある。

『ゼロから学ぶディジタル論理回路』より

また、産業的に使用される回路はこの「Dフリップフロップ」であり、回路図上で表す際は、入出力をまとめた形の記号を用いる。Cについている△印は、Cが制御信号(クロック)であることを示す。

復習:クロックについて

マスタ・スレーブ式D-FFおよびDフリップフロップにおいて、QがDにあわせて変わるという動作のタイミングを決めているのがCであり、特にクロック(clock)と呼ぶ。

クロック周波数とは、電子基板や半導体チップなどの内部で、複数の電子回路が信号を送受信するタイミングを揃えるための周期的な電気信号(クロック信号)を、単位時間あたり何回発振するかを表す値のこと。単位は「Hz」(ヘルツ)。

IT用語辞典

次はいよいよCPUへ! あ、でも、CADで回路図とか描いてみようかな。